CLIPPEDIMAGE= JP406164327A

PAT-NO: JP406164327A

DOCUMENT-IDENTIFIER: JP 06164327 A

TITLE: LOGIC CIRCUIT

PUBN-DATE: June 10, 1994

INVENTOR-INFORMATION:

NAME

 $\mathbf{x} = \{\mathbf{x} \in \mathcal{A}_{\mathbf{x}} \mid \mathbf{x} \in \mathcal{A}_{\mathbf{x}} \mid \mathbf{x} \in \mathcal{A}_{\mathbf{x}} \}$ 

WATANABE, SADAHIRO SONOBE, HIROYUKI

ASSIGNEE-INFORMATION:

NAME

MATSUSHITA ELECTRIC IND CO LTD

COUNTRY

N/A

APPL-NO: JP04317192

APPL-DATE: November 26, 1992

INT-CL\_(IPC): H03K003/037
US-CL-CURRENT: 327/215

### ABSTRACT:

PURPOSE: To prevent the generation of erroneous latching by operating a first FF in synchronism with a prescribed timing signal and synchronously operating a second FF only at the time of one of the values of the control signals of 1/2

frequency of the timing signal.

CONSTITUTION: The first FFs 15-17 are operated in synchronism with the clock timing signal CLK of a prescribed frequency. On the other hand, since the second FFs 18 and 19 are operated only when the control signal CS of the 1/2 frequency clock of the timing signal CLK is an H level, they are apparently operated in synchronism with the signal CS. However, actually, since the second FFs are operated in with the signal CLK similarly to the first FFs, the

set-up time of the FF 18 and FF 19 can be sufficiently

03/10/2002, EAST Version: 1.03.0002

taken and further, the holding time of the respective FFs can be sufficiently taken. Thus, only the set-up time and the holding time for the signal CLK of the signal CS are considered, the phase relation of both signals can easily be the phase relation for not generating the erroneous latching and the erroneous latching between the first and second FFs are not generated.

COPYRIGHT: (C) 1994, JPO& Japio

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-164327

(43)公開日 平成6年(1994)6月10日

(51)Int.Cl.<sup>5</sup>

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 3 K 3/037

Z 8124-5 J

審査請求 未請求 請求項の数2(全 6 頁)

(21)出願番号

特願平4-317192

(22)出願日

平成 4年(1992)11月26日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 渡邊 定拡

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 薗部 浩之

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 前田 弘 (外2名)

## (54)【発明の名称】 論理回路

## (57)【要約】


のクロックを用いるフリップフロップとの間のデータのやり取りにおいてミスラッチが発生しないようにする。 【構成】 論理回路10は、所定の周波数のクロックであるタイミング信号CLKを発生するタイミング信号CLKの周波数の2分の1の周波数のクロックである制御信号CSを発生する制御信号発生手段と、タイミング信号CLKを入力し該タイミング信号CLKに同期して動作する第1のフリップフロップ15、16、17と、タイミング信号CLKと同期して動作する第1のフリップフロップ15、16、17と、タイミング信号CLKと同期は、19とを備えている。第2のフリップフロップ18、19は、制御信号CSがHighレベルであるときにタイミング信号CLKに同期してデータを入力する一方しowレベルであるときに入力したデータを保持する。

【目的】 一のクロックを用いるフリップフロップと他



- 10 輪班回路
- 11 第1のデータ入力増子
- 12 第2のデータ入力端子
- 13 クロック入力増子
- 14 制御信号入力始子
- 15、16、17 第1のフリップフロップ
- 18、19 第2のフリップフロップ
- 20 第1のデータ出力端子
- 21 第2のデータ出力端子

03/10/2002, EAST Version: 1.03.0002





1

#### 【特許請求の範囲】

【請求項1】 所定の周波数のクロックであるタイミン グ信号を発生するタイミング信号発生手段と、

第1の値と第2の値とに交互に変化し上記タイミング信 号の周波数の2分の1の周波数のクロックである制御信 号を発生する制御信号発生手段と、

上記タイミング信号を入力し該タイミング信号に同期し て動作する第1のフリップフロップと、

上記タイミング信号と上記制御信号とを入力し、該制御 に同期して動作し上記第2の値であるときに動作しない 第2のフリップフロップとを備えていることを特徴とす る論理回路。

【請求項2】 所定の周波数のクロックであるタイミン グ信号を発生するタイミング信号発生手段と、

第1の値と第2の値とに交互に変化し上記タイミング信 号の周波数の2分の1の周波数のクロックである第1の 制御信号及び上記第1の値のみからなる第2の制御信号 を切り換え可能に発生する制御信号発生手段と、

上記タイミング信号を入力し該タイミング信号に同期し 20 て動作する第1のフリップフロップと、

上記タイミング信号と上記第1及び第2の制御信号のう ちの一の制御信号とを入力し、該一の制御信号が上記第 1の制御信号である場合には該第1の制御信号の値が上 記第1の値であるときに上記タイミング信号に同期して 動作し上記第2の値であるときに動作しない一方、上記 一の制御信号が上記第2の制御信号である場合には上記 タイミング信号に同期して動作する第2のフリップフロ ップとを備えていることを特徴とする論理回路。

# 【発明の詳細な説明】

# [0001]

【産業上の利用分野】本発明は、論理回路に関し、特 に、2種類のクロックを用いる論理回路において各クロ ックを用いる回路相互間でデータのやり取りを行ない、 例えば、テレビ映像装置の映像信号のように輝度信号と 色信号という周波数帯域の異なる2つの信号を持つ信号 を処理する論理回路に関するものである。

## [0002]

【従来の技術】近年、デジタル信号処理技術の進歩に伴 い、映像信号のデジタル信号処理が盛んに行われるよう 40 ッジで動作するものとする。 になり、1つのシステムにおいて映像信号に含まれる輝 度信号と色信号という周波数帯域の違う2つの信号を処 理するため、所定の周波数のクロックと該クロックの2 分の1の周波数のクロックとの2種類のクロックを用い る論理回路が多く用いられるようになってきた。また、 用途によっては、単一のクロックによっても動作するこ とができるように切り換え可能な論理回路が必要になっ てきている。

【0003】以下に従来の論理回路を図面に基づいて説 明する。

【0004】ここでは、所定の周波数の第1クロックと 該第1クロックの周波数の2分の1の周波数の第2クロ ックとの2種類のクロックを用いるものについて説明を 行なう。

【0005】図3は上記従来の論理回路50の一例を示 しており、同図において、51,52は第1の入力デー タIDB1 ,第2の入力データIDB2 がそれぞれ供給 される第1及び第2のデータ入力端子を示し、53は公 知の第1クロック発生手段から発生された所定の周波数 信号の値が上記第1の値であるとき上記タイミング信号 10 の第1クロックCLK」が供給される第1クロック入力 端子を示し、54は公知の第2クロック発生手段から発 生された第1クロックCLK1 の周波数の2分の1の周 波数の第2クロックCLK2 が供給される第2クロック 入力端子を示し、55,56,57は第1クロック入力 端子53から第1クロックCLK1を入力し該第1クロ ックCLK1 に同期して動作する第1のフリップフロッ プ(以後第1のFFと記す)を示し、58,59は第2 クロック入力端子54から第2クロックCLK2 を入力 し該第2クロックCLK2 に同期して動作する第2のフ リップフロップ(以後第2のFFと記す)を示し、60 は第1のFF57のQ端子から出力されるデータを論理 回路50の第1の出力データODB』として出力する第 1のデータ出力端子を示し、61は第2のFF59のQ 端子から出力されるデータを論理回路50の第2の出力 データODB2 として出力する第2のデータ出力端子を 示しており、第1及び第2のデータ入力端子51,52 と、第1及び第2クロック入力端子53,54と、第1 のFF55,56,57と、第2のFF58,59と、 第1及び第2のデータ出力端子60,61とは図3に示 30 すように接続されている。なお、FDB1 は第1のFF 56のQ端子から出力され第2のFF59のD端子に入 力されるデータを示し、FDB2 は第2のFF58のQ 端子から出力され第1のFF57のD端子に入力される データを示している。

> 【0006】以上のように構成された論理回路50の動 作を以下に説明する。

> 【0007】ここで、第1のFF55,56,57は第 1クロックCLK」の立ち上がりエッジで動作し第2の FF58,59は第2クロックCLK2の立ち上がりエ

> 【0008】図4は従来の論理回路50の各信号を示す タイミングチャート図であり、同図において、CLKi は公知の第1クロック発生手段から発生される所定の周 波数の第1クロックを示し、CLK2 は公知の第2クロ ック発生手段から発生される第1クロックCLK』の周 波数の2分の1の周波数の第2クロックを示し、IDB 1 は第1のデータ入力端子51から入力される第1の入 カデータを示し、FDB」は第1のFF56から出力さ れ第2のFF59に入力されるデータを示し、ODB2

データを示し、IDB2 は第2のデータ入力端子52か ら入力される第2の入力データを示し、FDB2 は第2 のFF58から出力され第1のFF57に入力されるデ ータを示し、ODB1は第1のデータ出力端子60から 出力される第1の出力データを示している。

【0009】まず、第1クロック入力端子53から第1 クロックCLK1が入力されることによって第1のFF 55, 56, 57が第1クロックCLK1 によるタイミ ングで動作し、第2クロック入力端子54から第2クロ ックCLK2 が入力されることによって第2のFF5 8,59が第2クロックCLK2 によるタイミングで動 作する。

【0010】これにより、第1のデータ入力端子51か ら入力された第1の入力データIDB1 は第1クロック CLK<sub>1</sub> の2クロック分だけ遅延して第1のFF56か らデータFDBi として出力され、データFDBi は第 2のクロックCLK2 の立ち上がりエッジで第2のFF 59に取り込まれ、第2のデータ出力端子61から第2 の出力データODB2として出力される。

力された第2の入力データ I D B2は第2クロックCL K2 の1クロック分だけ遅延して第2のFF58からデ ータFDB2 として出力され、データFDB2 は第1ク ロックCLK1の立ち上がりエッジで第1のFF57に 取り込まれ、第1のデータ出力端子60から第1の出力 データOBD: として出力される。

【0012】また、論理回路50においては、第1及び 第2クロック入力端子53,54から同一のクロックを 入力することによって、第1のFF55,56,57と 第2のFF58、59とを単一のクロックで動作するこ 30 とができる。

#### [0013]

【発明が解決しようとする課題】しかしながら、上記従 来の論理回路50においては、第1のFF56から出力 されるデータFDB1の変化点が第1クロックCLK1 の立ち上がりエッジより遅延すると共に第2のFF58 から出力されるデータFDB2の変化点が第2クロック CLK<sub>2</sub>の立ち上がりエッジより遅延するため、図4の cで示される第1のFF57のセットアップ時間が短く なるので第1のFF57がミスラッチを起こす可能性が 40 あり、これを防ぐために第2クロックCLK2のタイミ ングを速くすると図4のdで示される第2のFF59の セットアップ時間が短くなるので第2のFF59がミス ラッチを起こす可能性が高くなり、第1及び第2クロッ クCLK1, CLK2 をミスラッチが発生しないタイミ ング位相関係にすることは困難であるという問題があ る。また、単一のクロックで動作させるときは第1及び 第2クロック入力端子53,54から同一のクロックを 入力するが、各クロック入力端子に繋がる負荷の差異に

4

するという問題がある。

【0014】本発明は上記に鑑みなされたものであっ て、2種類のクロックを用いる場合には各クロックを用 いる回路相互間におけるデータのやり取りをミスラッチ が発生することなく行なうことができ、さらに、単一の クロックで動作可能でありこのときもミスラッチが発生 することなく動作させることができる論理回路を提供す ることを目的とする。

[0015]

【課題を解決するための手段】上記の目的を達成するた 10 め、請求項1の発明は、所定の周波数のクロックである タイミング信号に同期して第1のフリップフロップが動 作し、上記タイミング信号の周波数の2分の1の周波数 のクロックである制御信号の一方の値のときにだけ上記 タイミング信号に同期して第2のフリップフロップが動 作することによって、ミスラッチの発生を防止するもの である。

【0016】具体的に請求項1の発明が講じた解決手段 は、論理回路を対象とし、所定の周波数のクロックであ 【0011】同様に、第2のデータ入力端子52から入 20 るタイミング信号を発生するタイミング信号発生手段 と、第1の値と第2の値とに交互に変化し上記タイミン グ信号の周波数の2分の1の周波数のクロックである制 御信号を発生する制御信号発生手段と、上記タイミング 信号を入力し該タイミング信号に同期して動作する第1 のフリップフロップと、上記タイミング信号と上記制御 信号とを入力し、該制御信号の値が上記第1の値である ときに上記タイミング信号に同期して動作し上記第2の 値であるときに動作しない第2のフリップフロップとを 備えている構成とするものである。

> 【0017】さらに、請求項2の発明は、上記制御信号 の値を上記一方の値に固定することにより第2のフリッ プフロップも常時上記タイミング信号に同期して動作す る状態にすることによって、単一のクロックで動作でき るようにするものである。

【0018】具体的に請求項2の発明が講じた解決手段 は、論理回路を対象とし、所定の周波数のクロックであ るタイミング信号を発生するタイミング信号発生手段 と、第1の値と第2の値とに交互に変化し上記タイミン グ信号の周波数の2分の1の周波数のクロックである第 1の制御信号及び上記第1の値のみからなる第2の制御 信号を切り換え可能に発生する制御信号発生手段と、上 記タイミング信号を入力し該タイミング信号に同期して 動作する第1のフリップフロップと、上記タイミング信 号と上記第1及び第2の制御信号のうちの一の制御信号 とを入力し、該一の制御信号が上記第1の制御信号であ る場合には該第1の制御信号の値が上記第1の値である ときに上記タイミング信号に同期して動作し上記第2の 値であるときに動作しない一方、上記一の制御信号が上 記第2の制御信号である場合には上記タイミング信号に よりクロック間に位相差が生じるためミスラッチが発生 50 同期して動作する第2のフリップフロップとを備えてい 20

5

る構成とするものである。

[0019]

【作用】上記請求項1の発明の構成により、第1のフリ ップフロップは所定の周波数のクロックであるタイミン グ信号に同期して動作する。一方、第2のフリップフロ ップは、上記タイミング信号の周波数の2分の1の周波 数のクロックである制御信号が第1の値のときにだけ動 作するため、見掛け上該制御信号に同期して動作する。 実際には、第2のフリップフロップは第1のフリップフ ロップと同様に上記タイミング信号に同期して動作する ため、第1及び第2のフリップフロップ相互間における データのやり取りをミスラッチが発生することなく行な うことができる。

【0020】さらに、上記請求項2の発明の構成によ り、制御信号の値を第1の値に固定することができる。 このため、第2のフリップフロップを常にタイミング信 号に同期して動作する状態にすることができる。従っ て、第1のフリップフロップと第2のフリップフロップ とを単一のクロックで動作させることが可能である。ま た、タイミング信号は1つの発生手段から発生される1 つの信号であるため、位相差が生じることがないのでミ スラッチが発生することなく動作させることができる。 [0021]

【実施例】以下に本発明の一実施例を図面に基づいて説 明する。

【0022】図1は上記実施例に係る論理回路10を示 しており、同図において、11,12は第1の入力デー タIDA1,第2の入力データIDA2がそれぞれ供給 される第1及び第2のデータ入力端子を示し、13は公 ら発生され所定の周波数のクロックであるタイミング信 号CLKが供給されるクロック入力端子を示し、14は 公知のクロック発生手段である制御信号発生手段から発 生されタイミング信号CLKの周波数の2分の1の周波 数のクロックである制御信号CSが供給される制御信号 入力端子を示し、15,16,17はクロック入力端子 13からクロックCLKを入力し該クロックCLKに同 期して動作する第1のフリップフロップ(以後第1のF Fと記す)を示し、18,19はクロック入力端子13 らの制御信号CSとを入力する第2のフリップフロップ (以後第2のFFと記す)を示し、該第2のFF18, 19は制御信号CSがHighレベルであるときにはタ イミング信号CLKに同期してデータを入力する一方し owレベルであるときには入力したデータを保持するロ ード/ホールド型フリップフロップである。また、20 は第1のFF17のQ端子から出力されるデータを論理 回路10の第1の出力データODA1として出力する第 1のデータ出力端子を示し、21は第2のFF19のQ 端子から出力されるデータを論理回路10の第2の出力 50 Sの1クロック分だけ遅延して第2のFF18からデー

データODA2 として出力する第2のデータ出力端子を 示しており、第1及び第2のデータ入力端子11,12 と、クロック入力端子13と、制御信号入力端子14 と、第1のFF15、16、17と、第2のFF18、 19と、第1及び第2のデータ出力端子20,21とは 図1に示すように接続されている。なお、FDA1 は第 1のFF16のQ端子から出力され第2のFF19のD 端子に入力されるデータを示し、FDA2 は第2のFF 18のQ端子から出力され第1のFF17のD端子に入 10 力されるデータを示している。

【0023】以上のように構成された論理回路10の動 作を以下に説明する。

【0024】ここで、第1のFF15,16,17はク ロックCLKの立ち上がりエッジで動作し第2のFF1 8,19は制御信号CSがHighレベルであるときに クロックCLKの立ち上がりエッジで動作するものとす

【0025】図2は上記実施例に係る論理回路10の各 信号を示すタイミングチャート図であり、同図におい て、CLKは上記タイミング信号発生手段から発生され 所定の周波数のクロックであるタイミング信号を示し、 CSは上記制御信号発生手段から発生されクロックCL Kの周波数の2分の1の周波数のクロックである制御信 号を示し、IDA: は第1のデータ入力端子11から入 力される第1の入力データを示し、FDAI は第1のF F16から出力され第2のFF19に入力されるデータ を示し、ODA2 は第2のデータ出力端子21から出力 される第2の出力データを示し、IDA2 は第1のデー タ入力端子12から入力される第2の入力データを示 知のクロック発生手段であるタイミング信号発生手段か 30 し、FDA2 は第2のFF18から出力され第1のFF 17に入力されるデータを示し、ODA1 は第1のデー タ出力端子20から出力される第1の出力データを示し ている。

> 【0026】まず、クロック入力端子13からタイミン グ信号CLKが入力されることによって、第1のFF1 5, 16, 17と第2のFF18, 19とがタイミング 信号CLKによるタイミングで動作する。

【0027】これにより、第1のデータ入力端子11か ら入力された第1の入力データ I D A1 はクロックCL からのタイミング信号CLKと制御信号入力端子14か 40 Kの2クロック分だけ遅延して第1のFF16からデー タFDA1 として出力され、データFDA1 は制御信号 CSがHighレベルであるときにタイミング信号CL Kの立ち上がりエッジで第2のFF19に取り込まれ、 第2のデータ出力端子21から第2の出力データODA 2 が出力される。

> 【0028】一方、第2のデータ入力端子12から入力 された第2の入力データIDA2は制御信号CSがHi ghレベルであるときにタイミング信号CLKの立ち上 がりエッジで第2のFF18に取り込まれ、制御信号C

タFDA2 として出力され、データFDA2 はタイミン グ信号CLKの立ち上がりエッジで第1のFF17に取 り込まれ、第1のデータ出力端子20から第1の出力デ ータODA1 が出力される。

【0029】以上のように本実施例に係る論理回路10 においては、第1のFF15, 16, 17は所定の周波 数のクロックであるタイミング信号CLKに同期して動 作する。一方、第2のFF18,19は、タイミング信 号CLKの周波数の2分の1の周波数のクロックである 制御信号CSがHighレベルであるときにだけ動作す 10 作するため、第2のフリップフロップを、見掛け上は上 るため、見掛け上該制御信号CSに同期して動作する。 【0030】しかし、実際には、第2のFF18, 19 は第1のFF15、16、17と同様にタイミング信号 CLKに同期して動作する。このため、図2のaに示す ように、第1のFF17のセットアップ時間を十分にと ることができると共に、図2のbに示すように、第2の FF19のセットアップ時間を十分にとることができ、 さらに、各FFのホールド時間も十分にとることができ

【0031】ここで、制御信号CSのタイミング信号C 20 り、このとき、単一のクロックは1つの発生手段から発 LKに対するセットアップ時間及びホールド時間のみを 考慮することにより、制御信号CSとタイミング信号C LKとの位相関係をミスラッチの発生しない位相関係に することが容易にできる。

【0032】従って、第1のFF及び第2のFF相互間 におけるデータのやり取りをミスラッチが発生すること なく行なうことができる。

【0033】次に、制御信号発生手段から発生されたH ighレベルのみからなる制御信号が制御信号入力端子 14に供給され、制御信号入力端子14がHighレベ 30 ルに固定されると、第2のFF18, 19は常にタイミ ング信号CLKに同期して動作する状態になる。これに より、第1のFF15、16、17と第2のFF18、 19とを単一のクロックのみに同期させて動作させるこ とができる。

【0034】このとき、タイミング信号CLKは1つの タイミング信号発生手段から発生される1つの信号であ るため、位相差が生じることがないのでミスラッチが発 生することなく動作させることができる。

【0035】なお、本実施例においては、ロード/ホー 40 10 論理回路 ルド型フリップフロップである第2のFF18, 19 は、制御信号CSがHighレベルであるときにデータ を入力しLowレベルであるときにデータを保持すると ものであるとしたが、制御信号CSがLowレベルであ るときにデータを入力しHighレベルであるときにデ ータを保持するものであるとしても同様の動作ができる のは言うまでもない。また、本実施例におけるフリップ フロップは、クロックCLKの立ち上がりエッジで動作 するものとしたが、クロックCLKの立ち下がりエッジ

で動作するものとしても同様の動作ができるのは言うま

# でもない。 [0036]

【発明の効果】以上説明したように、請求項1の発明に 係る論理回路によると、第1のフリップフロップが所定 の周波数のクロックであるタイミング信号に同期して動 作し、第2のフリップフロップが上記タイミング信号の 周波数の2分の1の周波数のクロックである制御信号の 一方の値のときにだけ上記タイミング信号に同期して動 記制御信号に同期させて動作させることができ、実際に は上記タイミング信号に同期させて動作させることがで きる。これにより、第1及び第2のフリップフロップ相 互間におけるデータのやり取りをミスラッチが発生する ことなく行なうことができる。

【0037】さらに、請求項2の発明に係る論理回路に よると、上記制御信号の値を上記一方の値に固定するこ とができるため、第1及び第2のフリップフロップを単 一のクロックで動作できるようにすることが可能であ

生される1つの信号であるため位相差が生じることがな いのでミスラッチが発生することなく動作させることが できる。

【0038】従って、本発明によると、2種類のクロッ クを用いる場合には各クロックを用いるフリップフロッ プ相互間におけるデータのやり取りをミスラッチが発生 することなく行なうことができ、さらに、単一のクロッ クで動作可能でありこのときもミスラッチが発生するこ となく動作させることができる優れた論理回路を実現す ることができる。

#### 【図面の簡単な説明】

【図1】本発明の一実施例に係る論理回路を示す回路図 である。

【図2】上記実施例に係る論理回路の動作タイミングを 示すタイミングチャート図である。


【図3】従来の論理回路を示す回路図である。

【図4】上記従来の論理回路の動作タイミングを示すタ イミングチャート図である。

#### 【符号の説明】


- - 11 第1のデータ入力端子
  - 12 第2のデータ入力端子
  - 13 クロック入力端子
  - 14 制御信号入力端子
  - 15, 16, 17 第1のフリップフロップ
  - 18,19 第2のフリップフロップ
  - 20 第1のデータ出力端子
  - 21 第2のデータ出力端子


03/10/2002, EAST Version: 1.03.0002




- 11 第1のデータ入力端子
- 12 第2のデータ入力端子
- 13 クロック入力増子
- 14 制御信号入力婚子
- 15、16、17 第1のフリップフロップ
- 18、19 第2のフリップフロップ
- 20 第1のデータ出力嫡子
- 21 第2のデータ出力端子

# [図3]







|    |      |       | ——————————————————————————————————————  |  |  |
|----|------|-------|---|--|--|
|    | Туре | Hits  | Search Text   |  |  |
| 1  | BRS  | 24119 | 257/\$.ccls. and (((fourth or fifth or sixth or seventh) near transistor) or (transistors or FETs))   |  |  |
| 2  | BRS  | 3     | 257/\$.ccls. and (((fifth or sixth or seventh) near transistor)) and (inverters or (second adj inverter)) and (clock adj signals)             |  |  |
| 3  | BRS  | 4     | 257/\$.ccls. and (((fifth or sixth or seventh) near transistor)) and (inverters or (second adj inverter)) and (clock adj (signal or signals)) |  |  |
| 4  | BRS  | 40    | 257/\$.ccls. and (((fifth or sixth or seventh) near transistor)) and (inverters or (second adj inverter))                                     |  |  |
| 5  | BRS  | 275   | 257/236,259.ccls.   |  |  |
| 6  | BRS  | 2624  | 257/341,351,357,369.ccls.   |  |  |
| 7  | BRS  | 1521  | 257/369.ccls.   |  |  |
| 8  | BRS  | 2347  | 327/544,534,530,537.ccls.   |  |  |
| 9  | BRS  | 383   | 327/215.ccls.   |  |  |
| 10 | IS&R | 1     | ("6225846").PN.   |  |  |

|    | DBs                                  | Mimo     | Stamp     | Comments | Error      |  |
|----|--------------------------------------|----------|-----------|----------|------------|--|
|    | DBS                                  | 11116    | - Camp    | Commencs | Definition |  |
| 1  | USPAT; EPO; JPO;<br>DERWENT; IBM_TDB | 2002/03/ | 10 16:04  |          |            |  |
| 2  | USPAT; EPO; JPO;<br>DERWENT; IBM_TDB | 2002/03/ | 10 16:07  |          |            |  |
| 3  | USPAT; EPO; JPO;<br>DERWENT; IBM_TDB | 2002/03/ | /10 16:12 |          |            |  |
| 4  | USPAT; EPO; JPO;<br>DERWENT; IBM_TDB | 2002/03/ | /10 16:28 |          |            |  |
| 5  | USPAT; EPO; JPO;<br>DERWENT; IBM_TDB | 2002/03/ | /10 17:23 |          |            |  |
| 6  | USPAT; EPO; JPO;<br>DERWENT; IBM_TDB | 2002/03/ | /10 17:59 |          |            |  |
| 7  | USPAT; EPO; JPO;<br>DERWENT; IBM_TDB | 2002/03  | /10 18:01 |          |            |  |
| 8  | USPAT; EPO; JPO;<br>DERWENT; IBM_TDB | 2002/03, | /10 18:50 |          |            |  |
| 9  | USPAT; EPO; JPO;<br>DERWENT; IBM_TDB | 2002/03, | /10 19:38 |          |            |  |
| 10 | USPAT; US-PGPUB                      | 2002/03  | /10 19:38 |          |            |  |

|        | Errors |
|--------|--------|
| 1      | 0      |
| 2      | 0      |
| 3      | 0      |
| 4      | 0      |
| 5      | 0      |
| 6<br>7 | 0      |
| 7      | 0      |
| 8      | 0      |
| 9      | 0      |
| 10     | 0      |